R&S RTP 即時去嵌入技術：硬體加速與數位觸發的訊號完整性分析
- Sonya Chan
- 10月5日
- 讀畢需時 6 分鐘
驗證您設計的真實效能，同時降低量測訊號時所使用的訊號路徑、探棒、纜線、治具及其他配件所帶來的影響。
無論您是在對 DDR 或 PCIe 等高速介面進行除錯，對高速時脈進行特性分析，或是分析複雜的射頻（RF）訊號，您都會希望看到真實的訊號，而不是由測試設定所造成的假影，例如負載效應或反射，而移除這些非理想訊號路徑效應（如衰減、歪斜、負載等）的過程，就稱為去嵌入（Deembedding）。
在即時示波器中要移除這類失真，通常需要一個具備補償訊號路徑效應能力的濾波器，將此濾波器應用於波形，期望能改善訊號品質，例如增加眼圖張開高度、加快上升時間或移除反射。
然而，這種作法存在一些潛在問題：
由於濾波器響應所帶來的任何增益都是寬頻的，會同時放大訊號與雜訊，因此選擇合適的系統頻寬（用以衰減頻外雜訊）變得至關重要。
在許多情況下，使用較短的濾波器長度有助於縮短處理時間，但這也一直表示需要在處理速度與因濾波器長度縮短而降低的準確度之間做出權衡。
後處理中的觸發點校正速度很慢，由於軟體濾波器必須在示波器觸發並將波形資料存入記憶體後才開始應用，因此僅能校正邊緣時序，而無法校正脈衝寬度等參數，進而難以將未校正的觸發訊號與最終去嵌入後的訊號進行關聯，觸發系統所看到的，與顯示器上呈現的，可能與後處理校正後的結果不符，隨著訊號頻率的增加，這種差異會變得更加顯著。
測試與量測解決方案
即時去嵌入架構
R&S®RTP 高效能示波器在設計上解決了上述的權衡問題，並提供了一個簡單且快速的去嵌入解決方案，透過多重頻率響應視圖，可同時檢視個別電路元件以及整體系統的響應，有助於優化頻寬並確保雜訊放大程度降至最低。
在 R&S®RTP 中，去嵌入濾波器是直接在類比數位轉換器（A/D Converter）之後的硬體中實現，這種對波形資料的即時處理，確保了即使在應用濾波器的情況下，也能維持最大的波形更新率，無論您是在排除協定錯誤還是監控眼圖，一個反應快速的量測系統都能確保您不會錯過任何關鍵細節。
級聯訊號路徑的去嵌入
在高速差動介面測試中，一個典型的訊號路徑結構可能包含一組相位匹配的纜線、轉接頭與一個測試治具，纜線、轉接頭與其他配件可被模型化為雙埠 S 參數，而治具則可能是雙埠或四埠的 S 參數，去嵌入應用程式能夠無縫地管理 S 參數的級聯過程，同時將每個區塊的輸入/輸出負載效應一併納入考量。
卓越的觸發能力與快速的訊號完整性結果
去嵌入的最後一個步驟，是建立一個濾波器，並將其應用於待測訊號，對於 R&S®RTP 而言，此去嵌入濾波器可同時供數位觸發系統與高效能擷取系統使用，這實現了業界首創的去嵌入觸發功能，因為您可以直接對校正後所觀察到的精確訊號進行觸發，以硬體執行的去嵌入也加速了關鍵的波形處理，例如，它能產出最快的眼圖更新率，比其他儀器快上 1000 倍。
測試應用
改善眼圖餘裕
設計與測試工程師最常問的問題之一是：我的設計真實效能究竟如何？
換句話說，您如何知道量測結果反映的是實際效能，還是受到了測試設備負載、連接器反射、纜線損耗或其他眾多測試設備減損因素的影響，在已知這些減損因素的情況下，便可能透過去嵌入技術來回復設計餘裕，雖然隨時使用高品質、相位匹配的纜線是明智之舉，但透過內建的補償程序來補償探棒負載、纜線/轉接頭/治具的回波損耗/插入損耗、甚至是示波器前端的效應，將能讓您更容易看見設計的真實效能。
以下兩張螢幕截圖顯示了使用短纜線（黃色波形）與長纜線（綠色波形）量測到的高速訊號，長纜線的訊號經過去嵌入處理，並與短纜線的響應進行比較，在本範例中，短纜線的響應即為理想參考，請注意，大部分因纜線損耗而損失的餘裕，都透過改善後的眼圖餘裕成功回復。
射頻訊號分析
射頻設計師持續面臨在更高頻率與頻寬下，採用更複雜調變技術進行設計的挑戰，訊號路徑中的每一個元件都會影響整體的射頻量測效能，纜線、耦合器、衰減器與其他配件都會帶來非理想的訊號路徑效應，例如失真、回波損耗與相位誤差。
長傳輸路徑隨頻率增加而產生的衰減，通常是造成訊噪比問題的主要來源之一，即使是像固定衰減器這樣簡單的元件，也可能增加失真，使訊號劣化程度超出預期，而衰減器、纜線與印刷電路板（PCB）路徑的效應，都能輕易地透過去嵌入技術進行補償。
對去嵌入後的訊號進行串列觸發與解碼
找出設計問題根源的第一步，通常是重現問題並透過觸發將其隔離，高速協定觸發與解碼成為關聯電氣層與協定層活動不可或缺的工具，而透過去嵌入等方式改善整體訊號品質，則能確保示波器協定解碼器的可靠性。
提升觸發可靠性的關鍵，在於增加訊號幅度並改善整體的訊號特性，這讓觸發與解碼系統能更容易地偵測位元與符元，傳統的示波器架構包含一個觸發擷取點（trigger pickoff），這表示顯示器上經過去嵌入處理的訊號（軟體校正後），與觸發電路所看到的原始訊號並不匹配，而在 R&S®RTP 中，觸發與擷取系統共享相同的路徑，因此您所看到的就是您所觸發的（what you see is what you are triggering on），這使得觸發變得更為可靠，即使是對於最複雜的串列匯流排也同樣適用。
舉例來說，一個 USB3.0 Gen1 訊號在通道的遠端進行探測，該處的訊號損耗較高，但由於機構上的限制而無法避免，此時雖然仍有可能解碼出協定活動，但部分資料可能會因為磁滯或準位差異而出現毀損或失去同步。
當部分或全部的通道損耗補償被應用後，串列解碼會變得更加可靠且一致。
USB3.0 Gen1 去嵌入之後
優化 DDR 介面測試
另一項透過去嵌入技術而變得更容易的訊號完整性挑戰是移除反射，例如，在驗證 DDR 記憶體系統時，訊號的存取點通常是透過直接探測附近的導通孔（via）、接腳或其他存取點，使用元件中介層（Interposer）可以讓訊號存取變得更加容易，同時暴露出從球柵陣列（BGA）接點佈線出來的相關訊號，在對中介層進行去嵌入之後，便能移除治具的訊號衰減，以及由任何阻抗不匹配所造成的反射。
相關產品
R&S®RTP 高效能示波器為訊號完整性除錯帶來了根本性的變革，其核心優勢在於獨步業界的即時去嵌入架構，不同於傳統示波器在擷取後才進行軟體校正，RTP 在訊號進入記憶體之前，就透過專屬硬體完成對探棒、纜線與治具的損耗補償，這表示無論是眼圖、量測還是觸發，都是在最真實、已校正的訊號上進行，徹底解決了觸發訊號與顯示訊號不匹配的問題；RTP 實現了真正的「所見即所觸發」，讓工程師能夠精準鎖定經過去嵌後訊號的特定事件，大幅提升高速介面除錯的效率與準確性。
